Verilog-Prüfingenieur (mwd)

Verilog-Prüfingenieur (mwd)

Vesterling AG

Verilog
SystemVerilog UVM
SystemC
Linux
🐍 Python
Perl
C++
digitale Verifikation
Testdesign
Simulationen

Zusammenfassung

Position als Verilog-Prüfingenieur in München. Aufgaben: Verifikation eines neuen Produkts, Entwurf und Implementierung von Tests. Anforderungen: Hochschulabschluss, Erfahrung in digitaler Verifikation. Benefits: 30 Tage Urlaub, Home-Office.

Schlüsselwörter

VerilogSystemVerilog UVMSystemCLinuxPythonPerlC++digitale VerifikationTestdesignSimulationen

Vorteile

  • Gestaltungs- und Lernmöglichkeiten
  • gute Verkehrsanbindung
  • Parkplätze für Mitarbeiter
  • Bike-Leasing
  • Home-Office
  • 30 Tage Urlaub
  • gute Bezahlung je nach Erfahrung
  • Übernahme von Umzugskosten

Stellenbeschreibung

Lust auf Innovation? Arbeiten Sie an einem komplett neuem Produkt in einem wachsenden, mehrfach für seine Innovationen ausgezeichneten deutschen mittelständischen Unternehmen.

Unser Klient ist ein kleineres Unternehmen mit Sitz in München, das elektronische Produkte herstellt, die z. B. bei der Displaytechnik eine wichtige Rolle spielen. Mit diesen Produkten ist er ein äußerst erfolgreicher Nischenzulieferer für die Automobilhersteller und kann daher auf große Stabilität und gezieltes Wachstum verweisen.

Vesterling zählt seit über 25 Jahren zu den führenden Personaldienstleistern im Technologiebereich. Die Schwerpunkte der Tätigkeit liegen im Recruiting von Experten bis hin zum Executive Search auf Vorstandsebene. Unsere Consultants sind erfahrene Informatiker und Ingenieure, die Sie in allen Karrierefragen beraten und Sie qualifiziert bei der Auswahl Ihrer nächsten Position unterstützen. Wir erhalten regelmäßig Auszeichnungen, beispielsweise als „Beste Personalberater“ und „Nummer 1 in Kompetenz“.

Ihre Aufgaben

  • Als Verilog-Prüfingenieur sind Sie betraut mit der Verifikation eines komplett neu entwickelten Produkts und der Optimierung der Verifikationsumgebung.
  • Sie verantworten den Entwurf und die Implementierung von Tests mit SystemVerilog UVM und SystemC.
  • Ebenso führen Sie Simulationen durch und analysieren Test- und Simulationsergebnisse.
  • Dabei arbeiten Sie eng mit dem Designteam zusammen und unterstützen bei der Inbetriebnahme neuer Geräte der Laborumgebung.

Ihr Profil

  • (Fach)Hochschulabschluss einer geeigneten technischen Fachrichtung oder vergleichbare einschlägige Berufserfahrung
  • Mehrere Jahre einschlägige Berufserfahrung in der digitalen Verifikation mit SystemVerilog oder UVM sowie dem Entwurf von Tests, Testaufbauten und Testplänen
  • Erfahrung mit SystemC ist wünschenswert, aber kein Muss
  • Kenntnisse in der Arbeit mit Linux als Betriebssystem und mit einer Skriptsprache wie z.B. Python oder Perl
  • Idealerweise Erfahrung im digitalen Design und mit objektorientiertem C++
  • Von Vorteil aber kein Muss sind Kenntnisse von gängigen Videoschnittstellen und Datenschnittstellen
  • Gute Deutsch- und Englischkenntnisse

Was wir bieten

Sie arbeiten in einem sehr erfolgreichen Unternehmen, das mit einem ausgereiften Elektronikprodukt ein direkter Zulieferer der Automobilbranche ist.

Sie können erwarten:

  • Gestaltungs- und Lernmöglichkeiten
  • Sehr gute Verkehrsanbindung (nahe an S-Bahn-Station und Bushaltestellen) und Parkplätze für die Mitarbeiter, Bike-Leasing, Home-Office
  • Sehr gutes Arbeitsklima, flache Hierarchien
  • 30 Tage Urlaub
  • Gute Bezahlung je nach Erfahrung
  • Stabiles, wachsendes Unternehmen
  • Übernahme von Umzugskosten

Anmelden, um die vollständige Stellenbeschreibung zu sehen

Aufrufe: 2
Veröffentlichtvor 12 Tagen
Läuft abin 18 Tagen
Quelle
Logo

Ähnliche Jobs, die für Sie von Interesse sein könnten

Basierend auf "Verilog-Prüfingenieur (mwd)"

Keine Angebote gefunden, versuchen Sie, Ihre Suchkriterien zu ändern.